集成电路版图设计实验

  • Main
  • 集成电路版图设计实验

集成电路版图设计实验

谢德英，陈弟虎主编, 谢德英, 陈弟虎编著, 谢德英, 陈弟虎
0 / 0
0 comments
دا کتاب تاسو ته څنګه خواښه شوه؟
د بار شوي فایل کیفیت څه دئ؟
تر څو چې د کتاب کیفیت آزمایښو وکړئ، بار ئې کړئ
د بار شوو فایلونو کیفیتی څه دئ؟
کال:
2007
خپرونه:
2007
خپرندویه اداره:
广州：中山大学出版社
ژبه:
Chinese
ISBN 10:
7306029959
ISBN 13:
9787306029959
فایل:
PDF, 10.62 MB
IPFS:
CID , CID Blake2b
Chinese, 2007
په آن لاین ډول لوستل
  • pdf 10.62 MB Current page
  • Checking other formats...
    • Unlock conversion of files larger than 8 MBPremium
    ته بدلون په کار دي
    ته بدلون ناکام شو

    مهمي جملي

     
    edit
    width
    gnd
    routing
    astro
    ignore
    violations
    check
    core
    drc
    library
    clock
    optimization
    layer
    module
    nmos
    setup
    sow
    apply
    pmos
    port
    specified
    timing
    preroute
    spacing
    macro
    nets
    sown
    lvs
    extend
    cancel
    capacitance
    detail
    search
    step
    target
    cmos
    filler
    floating
    global
    netlist
    placement
    repair
    sowd
    spice
    tanner
    vdd
    browse
    limit
    options
    rerun
    reset
    std
    verilog
    assign
    delay
    detected
    error
    maximum
    offset